Cuprins:
- Pasul 1: Ce este UART?
- Pasul 2: Specificații
- Pasul 3: abordare de proiectare
- Pasul 4: Rezultatele simulării
- Pasul 5: Fișiere atașate
Video: Proiectarea UART în VHDL: 5 pași
2024 Autor: John Day | [email protected]. Modificat ultima dată: 2024-01-30 11:44
UART înseamnă Universal Transmitter Receiver Asynchronous. Este cel mai popular și mai simplu protocol de comunicații seriale. În acest instructiv, veți învăța cum să proiectați un modul UART în VHDL.
Pasul 1: Ce este UART?
Pentru a comunica cu diferite periferice, procesoarele sau controlerele folosesc de obicei comunicarea UART. Este o comunicare în serie simplă și rapidă. Deoarece UART este o cerință minimă în aproape toate procesoarele, acestea sunt de obicei proiectate ca nuclee Soft IP în VHDL sau Verilog pentru reutilizare și ușurință a integrării.
Pasul 2: Specificații
Specificațiile UART proiectate sunt date mai jos:
* Semnalele UART standard.
* Rată de transmisie configurabilă de la 600-115200.
* Eșantionare = 8x @ primitor
* Design FPGA dovedit - pe placa Xilinx Artix 7.
* Testat pe periferice UART, Hyperterminal cu succes - toate baudrate
Pasul 3: abordare de proiectare
-
Vom proiecta 3 module, pe care le vom integra mai târziu pentru a finaliza UART.
- Modulul emițătorului: are grijă de transmisiile de date seriale
- Modul receptor: are grijă de recepțiile de date seriale
- Modul generator Baud: Se ocupă de generarea ceasului Baud.
- Modulul generator Baud este configurabil dinamic. Generează două ceasuri în baud de la ceasul principal, în funcție de viteza dorită. Unul pentru emițător, altul pentru receptor.
- Modulul receptor utilizează o rată de eșantionare de 8x pentru a minimiza probabilitatea de eroare la recepție, adică, ceasul de transmisie al receptorului este 8x ceasul de transmisie al transmisiei.
- Semnalele de control pentru a controla transmisia și recepția, precum și semnalul de întrerupere.
- Interfață serie UART standard fără bit de paritate, bit de oprire și start, 8 biți de date.
- O interfață paralelă pentru a comunica cu gazda, adică un procesor sau controler, care alimentează și primește date paralele către și de la UART.
Pasul 4: Rezultatele simulării
Pasul 5: Fișiere atașate
* UART transmitter module -vhd file
* Modul receptor UART - fișier vhd
* Modul generator Baud - fișier vhd
* Modul UART - Modulul principal principal care integrează modulele de mai sus - fișier vhd
* Documentație completă a UART IP Core - pdf
Pentru orice întrebări, nu ezitați să mă contactați:
Mitu Raj
urmează-mă:
Pentru întrebări, contactați: [email protected]
Recomandat:
Proiectarea unui controler asociat asociat de cache simplu în patru direcții în VHDL: 4 pași
Proiectarea unui controler de cache asociativ setat în patru direcții în VHDL: În instructajul meu anterior, am văzut cum să proiectăm un controler de cache direct mapat simplu. De data aceasta, facem un pas înainte. Vom proiecta un controler cache asociativ simplu cu patru căi. Avantaj? Mai puțină rata de rate, dar cu prețul perfo
Proiectarea unui controler de întrerupere programabil în VHDL: 4 pași
Proiectarea unui controler de întrerupere programabil în VHDL: sunt copleșit de tipul de răspunsuri pe care le primesc în acest blog. Mulțumesc băieți că mi-ați vizitat blogul și m-ați motivat să vă împărtășesc cunoștințele. De data aceasta, voi prezenta designul unui alt modul interesant pe care îl vedem în toate SOC - Interrupt C
Proiectarea unui controller de cache simplu în VHDL: 4 pași
Proiectarea unui controler de cache simplu în VHDL: scriu acest lucru instructiv, pentru că mi s-a părut puțin dificil să obțin un cod VHDL de referință pentru a învăța și a începe proiectarea unui controler de cache. Așa că am proiectat un controler cache de la zero și l-am testat cu succes pe FPGA. Am p
Proiectarea masterului I2C în VHDL: 5 pași
Proiectarea masterului I2C în VHDL: în acest instructable, este discutată proiectarea unui master I2C simplu în VHDL. NOTĂ: faceți clic pe fiecare imagine pentru a vedea imaginea completă
Proiectarea unui controler VGA simplu în VHDL și Verilog: 5 pași
Proiectarea unui controler VGA simplu în VHDL și Verilog: În acest instructable, vom proiecta un controler VGA simplu în RTL. VGA Controller este circuitul digital conceput pentru a conduce afișaje VGA. Se citește din Frame Buffer (memorie VGA) care reprezintă cadrul care trebuie afișat și generează nece